联系方式
|
网站地图
|
淘宝网店
|
加入收藏
|
设为首页
文章
下载
商品
论坛
|
网站首页
|
8位单片机
|
DSP处理器
|
32位控制器
|
逻辑控制器
|
外围器件
|
商品展示
|
相关下载
|
微控论坛
|
您现在的位置:
湖南微控网
>>
逻辑控制器
>> 首页
用 户 排 行
名次
用户名
文章数
1
logewan
1065
2
admin
862
3
zhangwei-steve
0
4
MicroMMU
0
5
GUANYINGFEN
0
more...
调 查 投 票
你认为本站如何?
非常好,很喜欢。
还不错,比较喜欢。
一般般,没什么。
有些地方还要改进。
太差了,看都不想看。
载入中…
最 新 更 新
ALTERA培训中心
FPGA电路设计:如何应对电…
04-18
基于FPGA的并行可变长解码…
04-18
基于FPGA的乐器数字接口音…
04-18
Virtex-5 FXT平台背景资料
04-18
基于NiosII的HDLC协议控制…
04-18
基于FPGA的基音检测算法的…
04-18
一种软件无线电平台的设计…
04-18
频 道 统 计
文章总数: 294 篇
待审文章: 0 篇
评论总数: 8 条
专题总数: 0 个
文章阅读: 人次
最 新 热 门
FPGA电路设计:如何应对电源相关问题…
04-18
基于FPGA的并行可变长解码器的实现技…
04-18
基于FPGA的乐器数字接口音乐FM合成器
04-18
Virtex-5 FXT平台背景资料
04-18
基于NiosII的HDLC协议控制系统的实现
04-18
基于FPGA的基音检测算法的设计与实现
04-18
一种软件无线电平台的设计及应用
04-18
基于VerilogHDL的背景噪声扣除电路设…
04-18
基于FPGA的IIR数字滤波器硬件模块的设…
04-18
基于FPGA的UART IP核设计与实现
04-18
基于FPGA的可重配置系统在新兴汽车标…
04-18
基于FPGA的数字音频广播信道编码器的…
03-30
最 新 推 荐
ALTERA培训中心
09-03
PLD/FPGA厂商概述
09-03
XILINX专栏
09-03
其他设计举例:VHDL实例---一个游戏程…
09-02
VHDL实例
09-02
Xilinx
verilog设计经验点滴(转载二)
05-24
verilog设计经验点滴
05-24
[组图]
基于SOPC技术的核信息远…
04-16
VHDL语言中的信号、变量与常量…
04-10
[组图]
利用Virtex-5 FPGA实现更…
03-22
[组图]
宽频带数字锁相环的设计…
03-22
[组图]
基于DSPBuilder的FIR滤波…
03-22
[组图]
采用FPGA IP实现DDR的读…
03-22
[组图]
一种基于PCI IP核的码流…
03-21
[组图]
CPLD在水下冲击波记录仪…
03-15
用Verilog HDL实现I2C总线功能
01-25
[组图]
AT24系列存储器数据串并…
11-28
[组图]
基于IP核的PCI总线接口设…
11-02
[组图]
专用键盘接口芯片的一种…
09-15
[组图]
基于XC2V1000型FPGA的FI…
09-15
altera
[组图]
Altera usb blaster 制作…
01-02
[组图]
用单片机实现SRAM工艺FP…
03-22
[组图]
采用FPGA实现视频应用中…
03-22
[组图]
远程测控中嵌入式Web服务…
01-23
[组图]
基于SOPC的MPEG-4视频播…
01-23
[组图]
基于SDRAM的视频处理器设…
11-02
[图文]
用CPU配置Altera公司的F…
09-15
[图文]
ALTERA培训中心
09-03
[组图]
PLD/FPGA厂商概述
09-03
[组图]
ALTERA专栏[包括培训中心…
09-03
Max+plusII 介绍
09-03
[组图]
PLD/FPGA 结构与原理初步…
09-02
[组图]
PLD/FPGA 结构与原理初步…
09-02
[组图]
PLD/FPGA新手入门
09-02
[组图]
与 QuartusII 4.0 亲密接…
09-02
Ateml
[组图]
基于FPGA的液晶显示接口…
11-02
基于FPGA的生物芯片扫描仪的位…
09-13
[组图]
基于CPLD的模数转换组合…
09-12
测试向量(Test Bench)和波形…
09-03
测试向量(Test Bench)和波形…
09-03
测试向量(Test Bench)和波形…
09-03
数据接口:Verilog HDL 程序举…
09-03
状态机举例:Verilog HDL 程序…
09-03
状态机举例:Verilog HDL 程序…
09-03
状态机举例:Verilog HDL 程序…
09-03
基本时序逻辑功能:Verilog HD…
09-03
基本语法:Verilog HDL 程序举…
09-03
基本时序逻辑功能:Verilog HD…
09-03
基本时序逻辑功能:Verilog HD…
09-03
基本时序逻辑功能:Verilog HD…
09-03
其它
[组图]
基于DSP+FPGA结构的小波…
04-16
[图文]
实现直接数字频率合成器…
03-22
[组图]
基于FPGA实现指纹识别系…
03-22
[组图]
基于FPGA的DDS调频信号的…
12-05
[组图]
利用FPGA解决TMS320C54x…
12-04
FPGA设计之三:latch
11-29
FPGA设计要点之二:FSM
11-29
FPGA设计要点之一:时钟树
11-29
[组图]
JTAG协议学习笔记(续二…
11-29
[组图]
使用signaltapII调试FPG…
11-29
VHDL设计的消抖与滤波
11-02
Verilog DHL 介紹
10-18
HDL编码风格与编码指南
10-18
Verilog 编码原则
10-18
ModelSim简介
10-13
文章搜索
高级搜索
Altera usb blaster…
DVB-S2中BCH译码器的…
基于PSpice的阶梯波…
基于FPGA的X射线安检…
基于FPGA的线阵CCD驱…
基于Stratix系列FPG…
基于FPGA的键盘扫描…
数字匹配滤波器的优…
友 情 链 接
|
关于本站
|
设为首页
|
加入收藏
|
站长邮箱
|
友情链接
|
网站公告
|
版权申明
|
联系电话:13507499960 QQ:51796269 技术群:17705974 邮箱:logewan@126.com
Copyright©2006 - 2008
HNARM 湖南微控网
All Rights Reserved
站长:Logewan 许可证号: 湘ICP备05018275号